8月20日—21日，第六届集成电路设计创新会议暨应用展（ICDIA 2026）在南京江北新区扬子江国际会议中心成功举办。
宁波德图科技有限公司应邀参会，并在“先进封装与 EDA 协同创新”专题论坛上发表主题演讲，与产业同仁共探先进封装信号/电源完整性（SI/PI）仿真的挑战与方法，现场交流热烈，收获满满。
产业风向：ICDIA 2026 大会一览
本届 ICDIA 大会设置 2 场主会议、8场专题会议、5大主题展区，汇聚紫光展锐、华大九天、阿里巴巴、英特尔研究院等行业龙头分享产业一线实践。在后摩尔时代，先进封装已成为算力持续跃迁的必由之路。本届大会的“先进封装与 EDA 协同创新”成为产业厚度最集中的板块之一，来自德图科技、Cadence、西门子 EDA、是德科技、硅芯科技等企业的代表同台论道，从设计协同到仿真验证，完整呈现了中国先进封装产业从“点的突破”走向“链的协同”的全貌。
演讲精华：先进封装SI/PI完整性分析
演讲主题：《先进封装 SI/PI 完整性分析：挑战、方法与 EDA 实践》
▍一：先进封装解决集成问题，也让完整性问题走向系统级
AI大模型、数据中心、自动驾驶等高性能应用持续驱动算力升级，先进封装通过硅桥、硅中介层、3D 堆叠、HBM 等技术路线，实现了高数据吞吐、大容量存储与更高能效的持续演进。以 Chiplet 方式集成，还具有显著的三重红利：
① 良率优势 —— 800mm² 大 SOC 良率约35%~40%（N5），而 200mm² Chiplet良率可超过85%
② 工艺灵活 —— SerDes 与模拟 IO 采用 16nm，SRAM用专用工艺，计算核心上5/3nm，各取所长
③ 迭代提速 —— 无需重流整颗芯片，CPU/GPU 迭代周期从18~24个月缩短至6~12个月
但另一面是：高密度互连带来串扰、回流路径、电源压降、SSN、热耦合等全新挑战。对高速信号而言，封装只是端到端信道中的一段；对电源而言，封装只是VRM到晶体管完整供电路径中的一级。最终决定系统性能的，不是某一段封装互连，而是端到端的电气完整性——SI/PI 分析必须从“封装级”走向“芯片—封装—板级—系统”的协同分析。
💡 核心观点：先进封装解决了集成问题，却让芯片、封装和系统之间的边界越来越模糊。SI/PI完整性分析的对象，正在从“单一封装”扩展为“端到端系统”。
▍二：SonicPKG——面向大尺寸先进封装的高效仿真能力
随着多光罩拼接技术突破光罩极限，封装尺寸从 1 倍光罩（约858mm²）一路演进到 CoWoS-L 的约 4 倍光罩（100mm×100mm），超大尺寸、上万 bump 端口的封装结构给传统仿真工具带来巨大压力。
德图 SonicPKG 原生支持 Foundry stack BEOL 的 GDSII + .tech file导入，基于Hierarchy快速网络提取，配合内置混合网格算法与大规模并行求解器，实现了大尺寸先进封装的高效仿真：
SonicPKG 支持逐层查看压降、电流分布、电流密度与功率密度，并输出包含Power Loss、IR Drop、电流密度的完整仿真报告。即使面对 70mm×70mm 、80mm×80mm 及多 die 堆叠等超大规模场景，依然可以从容应对。
▍三：从多版图联合仿真到电热耦合的多物理分析
面向多版图系统的电源完整性级联仿真挑战——芯片上千安培电流、di/dt高达1000~2000A/μs的瞬态变化、电源域数量激增、供电方向从水平走向垂直——SonicPKG / SonicPI 可将多个版图数据整合到同一仿真流程中：
◆ DC分析（SonicPKG）：跨版图联合求解IR Drop、电流密度、电压与功耗；
◆ AC分析（SonicPI）：多版图级联下的插损、回损与开/短路阻抗分析；
◆ 多Net同步提取（SonicPI）：同步提取多信号、电源、地网络的S参数，应对HBM（6.4Gbps、上升时间约30ps、1024条DQ总线）高密度互连下的串扰与SSN建模；
◆ 电热耦合（SonicPKG）：IR Drop、电流密度、功率密度与温度协同求解，支撑三维堆叠“热设计先行”。
▍四：SonicLinkScope——把端到端信道“拆开看”
从 CPU 封装、BGA 过孔、扇出区、PCB、连接器到 DIMM，端到端高速链路中的每一段都贡献着损耗与串扰，但传统工具只能给出“合起来的结果”，难以回答“眼图劣化到底是谁造成的”。
德图 SonicLinkScope 提供系统级信号完整性通道分解能力，将信道响应分解为插入损耗（IL）、回波损耗（RL）、近端串扰（NEXT）、远端串扰（FEXT）等成分的矢量叠加，频域、时域双视角呈现。演讲中展示的经典10线模型案例中，工具共识别出 226 条传播路径，快速定位出 3.02 GHz 处远端串扰峰值主要源自 CPU 封装近端串扰与 Rdie/Cdie 反射，并揭示了“强近端串扰+强反射可能合成强远端串扰”的设计陷阱——为工程师的优化决策提供了明确的“手术刀”。
▍德图产品系列：覆盖“建模—提参—分析—优化—测试”全流程
以仿真之力，筑先进封装之基
从 CoWoS 到 3D 堆叠，从 Chiplet 到系统级协同，先进封装正在重塑芯片产业的创新范式，而每一次集成密度的跃升，都对 SI/PI 仿真提出更严苛的要求。德图科技将持续深耕信号/电源完整性 EDA 工具研发，以更高效、更精准的仿真能力，助力中国先进封装产业稳健前行。
感谢每一位莅临展位和演讲现场的产业同仁。期待与您在下一次行业盛会上再会！